timing diagrams
Double Data Rate CMOS Output Mode Timing
All Outputs are Single-Ended and Have CMOS Levels
ANALOG
INPUT
ENC–
ENC+
D0_1
•••
D14_15
tAP
N
tH
N+1
tL
N+2
N+3
N+4
tD
D0N-6
D1N-6 D0N-5
tD
D1N-5
D0N-4
D1N-4
D0N-3
D1N-3
D14N-6 D15N-6 D14N-5 D15N-5 D14N-4 D15N-4 D14N-3 D15N-3
LTC2159
OF
CLKOUT+
CLKOUT –
OFN-6
tC
OFN-5
tC
OFN-4
OFN-3
2159 TD02
ANALOG
INPUT
ENC–
ENC+
D0_1+
D0_1–
D14_1•••5+
D14_15–
OF+
OF–
CLKOUT+
CLKOUT –
Double Data Rate LVDS Output Mode Timing
All Outputs are Differential and Have LVDS Levels
tAP
N
tH
N+1
tL
N+2
N+3
N+4
tD
D0N-6
D1N-6 D0N-5
tD
D1N-5
D0N-4
D1N-4
D0N-3
D1N-3
D14N-6 D15N-6 D14N-5 D15N-5 D14N-4 D15N-4 D14N-3 D15N-3
OFN-6
tC
OFN-5
tC
OFN-4
OFN-3
2159 TD03
2159f
9