EPF011A View Datasheet(PDF) - Unspecified

Part Name

Description

View to exact match

EPF011A

Generic MCU with 64K Embedded Flash

Unspecified 

User Guide — EPF011ACD_UG V0.2

4.2.2 Clock Control register (clk_ctl) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32

Section 5 Watchdog Timer

5.1

5.2

5.2.1

5.3

5.3.1

5.3.2

5.3.3

5.3.4

Watchdog Timer Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35

Special Function Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35

Watchdog Timer Reload register (wdtrel) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35

Other Related SFR Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36

Interrupt Enable register 0 (ien0). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36

Interrupt Enable register 1 (ien1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36

Interrupt Priority register 0 (ip0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37

Clock Control register (clk_ctl) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38

Section 6 Flash Control

6.1

6.2

6.2.1

6.2.2

6.2.3

6.2.4

6.3

6.4

6.5

General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39

SFR Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39

Flash Control register (fls_ctl) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39

Flash Address High register (fls_addh) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40

Flash Address Low register (fls_addl). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40

Flash Data In register (fls_din) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40

Flash Block Erase Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40

Flash Programming Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41

On-Chip PROG/ERASE subroutine. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41

Section 7 External Interrupts and Port 4

7.1

7.2

7.2.1

7.2.2

7.2.3

7.2.4

7.2.5

7.3

7.3.1

General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

SFR Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

Port 4 register (p4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

Port 4 Direction register (p4d) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

External Interrupt Polarity register (p4p) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44

External Interrupt Enable register (p4e) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44

External Interrupt Flag register (p4f) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44

Other Related SFR Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45

Interrupt Enable register 0 (ien0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45

Section 8 Key Interrupts and Port 1

8.1 General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

2

Confidential Proprietary

Explore

NON-DISCLOSURE AGREEMENT REQUIRED

Share Link: